Chip de IA de Alto Rendimiento de IBM Mejora la Computación de Redes Neuronales
- IBM Research Europe presenta un potente chip de 64 núcleos para IA, que combina procesamiento analógico y digital para aumentar la velocidad y ahorrar energía.
- Su diseño innovador combina memoria de cambio de fase con procesadores digitales, lo que resulta en una precisión impresionante para las redes neuronales profundas.
- Esta innovación allana el camino para futuros chips de IA, con el objetivo de lograr un rendimiento aún mayor mediante la fusión de la computación analógica y digital.
En un paso significativo hacia el avance de las capacidades de inteligencia artificial (IA), IBM Research Europe ha introducido un chip de computación de vanguardia optimizado para cálculos complejos de redes neuronales profundas. El nuevo chip de computación en memoria de señal mixta de 64 núcleos muestra una fusión notable de procesamiento analógico y digital, entregando tiempos de computación acelerados y un menor consumo de energía.
Revolucionando la computación de IA con computación en memoria analógica
Durante décadas, la búsqueda de una computación más rápida y eficiente energéticamente ha sido un tema central para los ingenieros electrónicos. Dada sus demandas computacionales sustanciales, esta búsqueda se ha vuelto aún más urgente con la llegada de la IA y los algoritmos de aprendizaje profundo. La computación en memoria analógica (AIMC) es un enfoque prometedor, integrando sinérgicamente el cálculo y el almacenamiento de datos en un solo chip.
El avance de IBM Research Europe radica en su revolucionario chip de computación en memoria de señal mixta de 64 núcleos, aprovechando dispositivos de memoria de cambio de fase (PCM) con procesadores de computación digital. Esta fusión de componentes analógicos y digitales crea una arquitectura capaz de abordar los cálculos intrincados esenciales para las redes neuronales profundas.
El corazón del chip consiste en 64 núcleos analógicos basados en PCM, cada uno alojando una matriz de cruce de 256 por 256 de celdas de unidades sinápticas. Convertidores analógico-digitales compactos basados en el tiempo están integrados dentro de cada núcleo para facilitar transiciones suaves entre el procesamiento analógico y digital. Además, unidades de procesamiento digital ligeras están integradas estratégicamente en cada núcleo, manejando eficientemente tareas como las funciones de activación neuronal de unidad lineal rectificada (ReLU) y las operaciones de red de memoria a corto y largo plazo (LSTM).
Red de comunicación digital clave para un rendimiento sin precedentes
Una de las características distintivas del chip es su red de comunicación digital, que interconecta los núcleos de memoria y la unidad de procesamiento global. Esta configuración ingeniosa permite al chip ejecutar los cálculos requeridos para las capas individuales de la red neuronal en el chip, lo que lleva a tiempos de computación significativamente reducidos y menor consumo de energía. Como resultado, los puntos de referencia de rendimiento del chip superan a sus contemporáneos.
En una evaluación integral, el equipo de IBM Research Europe sometió el chip a pruebas rigurosas utilizando algoritmos de aprendizaje profundo. El resultado fue notable, con redes neuronales profundas que lograron una impresionante precisión del 92.81% cuando se probaron en el conjunto de imágenes CIFAR-10. Cabe destacar que este nivel de precisión se encuentra entre los más altos reportados para chips que emplean tecnología similar, subrayando la eficacia del enfoque de IBM.
Escalones hacia el progreso futuro
El reciente logro de IBM marca un paso pivotal hacia la habilitación de chips AIMC para apoyar sin problemas los requisitos intrincados de los algoritmos de aprendizaje profundo. Este logro podría sentar las bases para mejoras adicionales en la arquitectura del chip, potencialmente desbloqueando ganancias de rendimiento aún más sustanciales.
Basándose en su éxito, IBM Research Europe prevé refinar el diseño de su chip. Sacando lecciones del chip actual y un chip anterior de 34 mosaicos, el equipo tiene como objetivo crear una arquitectura de acelerador de inferencia de IA analógica de extremo a extremo. Este ambicioso esfuerzo implica integrar numerosos mosaicos de computación en memoria analógica con núcleos de computación digital especializados. Todos están interconectados a través de una red de malla 2D masivamente paralela altamente eficiente. Junto con técnicas sofisticadas de entrenamiento conscientes del hardware desarrolladas en los últimos años, estos aceleradores aspiran a entregar precisiones de red neuronal excepcionales a través de diversos modelos en el futuro previsible.
El innovador chip de computación en memoria de señal mixta de 64 núcleos de IBM Research Europe representa un paso notable en la computación de IA. Al combinar el procesamiento analógico y digital, el chip muestra velocidades de computación mejoradas y eficiencia energética, facetas clave en la IA y el aprendizaje profundo. Con una visión prometedora para el futuro, el camino está establecido para la aceleración de la IA a través de arquitecturas de chips innovadoras.
No te limites a leer noticias sobre criptomonedas. Entiéndelas. Suscríbete a nuestro boletín. Es gratis.
Aviso de responsabilidad. La información proporcionada no es un consejo de trading. Cryptopolitan.com no asumimos responsabilidad alguna por las inversiones realizadas basándose en la información proporcionada en esta página. Recomendamos encarecidamente la investigación independiente y/o la consulta con un profesional calificado antes de tomar cualquier decisión de inversión.
Brenda Kanana
Brenda cuenta con más de 4 años de experiencia especializada en criptomonedas, inteligencia artificial y tecnologías emergentes. Ha trabajado en Zycrypto, Blockchain Reporter y The Coin Republic, y ahora tiene a Cryptopolitan como su hogar. Su licenciatura en Sociología de la Universidad Técnica de Mombasa la mantiene alineada con las necesidades de sus lectores.
