Hochleistungs-KI-Chip von IBM verbessert neuronale Netzwerkberechnungen
- IBM Research Europe stellt einen leistungsstarken 64-Kern-Chip für KI vor, der analoge und digitale Verarbeitung kombiniert, um die Geschwindigkeit zu erhöhen und Energie zu sparen.
- Ihr durchbruchartiges Design kombiniert Phasenwechsel-Speicher mit digitalen Prozessoren, was zu einer beeindruckenden Genauigkeit für tiefe neuronale Netze führt.
- Diese Innovation ebnet den Weg für zukünftige KI-Chips und zielt darauf ab, noch höhere Leistung durch eine Fusion von analoger und digitaler Computertechnik zu erreichen.
Mit einem bedeutenden Schritt zur Verbesserung der Fähigkeiten der künstlichen Intelligenz (KI) hat IBM Research Europe einen hochmodernen Rechenchip vorgestellt, der für komplexe Berechnungen tiefer neuronaler Netze optimiert ist. Der neue 64-Kern-Chip für gemischtsignale Speicher-in-Memory-Berechnungen zeigt eine bemerkenswerte Verschmelzung von analoger und digitaler Verarbeitung und liefert beschleunigte Rechenzeiten sowie einen reduzierten Energieverbrauch.
Revolutionierung des KI-Computing durch analoges Speicher-in-Memory-Computing
Seit Jahrzehnten ist die Suche nach schnellerer und energieeffizienterer Computing-Technologie ein zentrales Thema für Elektronik-Ingenieure. Angesichts ihrer erheblichen Rechenanforderungen ist diese Suche mit dem Aufkommen von KI und Deep-Learning-Algorithmen noch dringlicher geworden. Analoges Speicher-in-Memory-Computing (AIMC) ist ein vielversprechender Ansatz, der Berechnung und Datenspeicher nahtlos auf einem einzigen Chip integriert.
Der Durchbruch von IBM Research Europe liegt in ihrem revolutionären 64-Kern-Chip für gemischtsignale Speicher-in-Memory-Berechnungen, der Phasenwechsel-Speichergeräte (PCM) mit digitalen Rechenprozessoren nutzt. Diese Verschmelzung von analogen und digitalen Komponenten schafft eine Architektur, die in der Lage ist, die komplexen Berechnungen zu bewältigen, die für tiefe neuronale Netze unerlässlich sind.
Das Herzstück des Chips besteht aus 64 analogen PCM-basierten Kernen, von denen jeder ein 256-mal-256-Crossbar-Array von synaptischen Einheitszellen beherbergt. Kompakte zeitanaloge Analog-Digital-Wandler sind in jedem Kern eingebettet, um reibungslose Übergänge zwischen analoger und digitaler Verarbeitung zu ermöglichen. Darüber hinaus sind leichte digitale Verarbeitungseinheiten strategisch in jeden Kern integriert, die Aufgaben wie rektifizierte lineare Einheit (ReLU)-Neuronenaktivierungsfunktionen und Langzeit-Kurzzeitgedächtnis-(LSTM)-Netzwerkberechnungen effizient bewältigen.
Digitales Kommunikationsnetzwerk als Schlüssel zu beispielloser Leistung
Eine der charakteristischen Eigenschaften des Chips ist sein digitales Kommunikationsnetzwerk, das die Speicherkerne und die globale Verarbeitungseinheit miteinander verbindet. Diese geniale Konfiguration ermöglicht es dem Chip, Berechnungen, die für einzelne Schichten neuronaler Netze erforderlich sind, auf dem Chip auszuführen, was zu erheblich reduzierten Rechenzeiten und Energieverbrauch führt. Infolgedessen übertreffen die Leistungsmesswerte des Chips seine Zeitgenossen.
In einer umfassenden Bewertung unterzog das Team von IBM Research Europe den Chip rigorosen Tests mit Deep-Learning-Algorithmen. Das Ergebnis war bemerkenswert: Tiefe neuronale Netze erreichten beim Testen auf dem CIFAR-10-Bilddatensatz eine beeindruckende Genauigkeit von 92,81 %. Dieser Genauigkeitsgrad gehört zu den höchsten, die für Chips mit ähnlicher Technologie berichtet wurden, und unterstreicht die Wirksamkeit von IBMs Ansatz.
Schrittsteine zu zukünftigen Fortschritten
Der jüngste Erfolg von IBM markiert einen entscheidenden Schritt in Richtung der Ermöglichung von AIMC-Chips, die die komplexen Anforderungen von Deep-Learning-Algorithmen nahtlos unterstützen können. Diese Leistung könnte die Grundlage für weitere Verbesserungen der Chiparchitektur legen und möglicherweise noch größere Leistungsgewinne freisetzen.
Aufbauend auf seinem Erfolg plant IBM Research Europe, sein Chipdesign zu verfeinern. Aus dem aktuellen Chip und einem vorherigen 34-Kachel-Chip lernend, zielt das Team darauf ab, eine End-to-End-Analog-KI-Inferenzbeschleunigerarchitektur zu schaffen. Dieses ehrgeizige Vorhaben beinhaltet die Integration zahlreicher analoger Speicher-in-Memory-Berechnungskacheln mit spezialisierten digitalen Rechenkernen. Alle sind durch ein hocheffizientes, massiv paralleles 2D-Mesh-Netzwerk miteinander verbunden. Zusammen mit ausgefeilten, hardwarebewussten Trainingsmethoden, die in den letzten Jahren entwickelt wurden, streben diese Beschleuniger an, in absehbarer Zukunft außergewöhnliche neuronale Netzwerkgenaugkeiten über verschiedene Modelle hinweg zu liefern.
Der bahnbrechende 64-Kern-Chip für gemischtsignale Speicher-in-Memory-Berechnungen von IBM Research Europe stellt einen bemerkenswerten Schritt im KI-Computing dar. Durch die Kombination von analoger und digitaler Verarbeitung zeigt der Chip verbesserte Rechengeschwindigkeiten und Energieeffizienz, zwei Schlüsselfaktoren in der KI und im Deep Learning. Mit einer vielversprechenden Vision für die Zukunft ist der Weg für KI-Beschleunigung durch innovative Chiparchitekturen geebnet.
Wenn Sie dies lesen, sind Sie bereits einen Schritt voraus. Bleiben Sie mit unserem Newsletter auf dem Laufenden.
Haftungsausschluss. Die bereitgestellten Informationen stellen keine Anlageberatung dar. Cryptopolitan.com Wir übernehmen keine Haftung für Investitionen, die auf den auf dieser Seite bereitgestellten Informationen basieren. Wir empfehlen dringend, vor jeglichen Anlageentscheidungen eine unabhängige Recherche durchzuführen und/oder einen qualifizierten Fachmann zu konsultieren.
Brenda Kanana
Brenda verfügt über mehr als 4 Jahre Erfahrung mit Spezialisierung auf Kryptowährungen, künstliche Intelligenz und aufkommende Technologien. Sie war bei Zycrypto, Blockchain Reporter und The Coin Republic tätig und hat nun Cryptopolitan zu ihrer Heimat gemacht. Ihr Soziologiestudium an der Mombasa Technical University hält sie nah am Puls ihrer Leser.
