- IBM hat die erste Chip-Technologie unter 1 Nanometer angekündigt, die eine neue „Nanostack“-Architektur verwendet.
- Der Durchbruch ist für Halbleiterhersteller und Betreiber von KI-Infrastrukturen von Bedeutung, die nach Wegen suchen, mit den wachsenden Rechenanforderungen Schritt zu halten.
- Die Produktion liegt noch fünf Jahre in der Zukunft, und IBM hat keinen Fertigungspartner benannt.
Die Märkte haben noch nicht eröffnet, aber Investoren stellen sich bereits in Schlange, um die Aktion auf IBM-Aktien (NYSE: IBM) zu ergreifen, als der Tech-Riese enthüllte, was er als erste Chip-Technologie bezeichnet, die die 1-Nanometer-technische Barriere unterschreitet.
Die Nachricht hat IBM-Aktien um fast 4% im Vorhandel gestiegen ist, ein notwendiger Schuss ins Arm für eine Aktie, die im Jahr bisher etwa 11 % gefallen war.
Sie repräsentiert auch einen großen Coup für IBM da sich das Halbleiterrennen auf die Moore’s Law-Bahn verlagert, als Reaktion auf die traditionelle Methode der Verkleinerung von Transistoren, die an die sprichwörtliche Mauer stößt.
Laut dem Unternehmen, hat sein neuer Chip die Transistordichte, die es mit seinem 2-Nanometer-Prototyp von 2021 erreichte, verdoppelt und fasst etwa 100 Milliarden Transistoren auf einem fingernagelgroßen 0,7-Nanometer-Knoten (oder 7 Ångström). IBM prognostiziert auch, dass der Chip von 2026 die frühere Konstruktion um bis zu 50 % in der Rechenleistung und um 70 % in der Energieeffizienz übertreffen wird.
Warum ist IBMs sub-1-Nanometer-Chip ein großes Ding?
Um Verwirrung zu beseitigen: IBMs 0,7-Nanometer-Knoten bezieht sich nicht auf die physischen Abmessungen des Chips. Tatsächlich entsprechen Knotennamen seit Jahrzehnten nicht mehr den realen Messwerten. Was IBM behauptet, ist, dass sein neuer Chip das leisten kann, was ein theoretischer Chip in dieser Größenordnung leisten könnte.
IBM führte das „Nanostack“-Transistorlayout als Sprungbrett ein, das es nutzte, um die sub-1-Nanometer-Schwelle zu durchbrechen. Anstatt Transistoren in einer einzigen horizontalen Ebene anzuordnen, stapelt das Design sie vertikal über zwei verbundene Siliziumwafer in einem versetzten Muster.
Wie das MIT Technology Review es beschrieb, verwendet jeder Transistor drei Siliziumschichten, die etwa 15 Atome dick sind und mit einem Abstand von 9 Nanometern zueinander angeordnet sind.
Qing Cao, ein Professor für Materialwissenschaften an der University of Illinois at Urbana-Champaign, reagierte auf die Art und Weise, wie IBM gestapelte Transistoren auf einem voll funktionsfähigen Produktionswafer demonstrierte, mit dem Wort „transformierend“.
Cao bemerkte auch, dass weder Intel, Samsung, TSMC, noch das belgische Forschungslabor Imec vor IBMs Versuch auf die versetzte Anordnung gekommen waren. Bemerkenswerterweise ist es einfacher, Drähte durch diesen Stapel zu führen, im Vergleich zu solchen, bei denen die obere Schicht direkt über der unteren liegt.
Wann wird IBM seinen neuen Chip verkaufen?
IBM lizenziert seine Prozesstechnologie an Foundry-Partner. Sie stellt keine kommerziellen Chips direkt her oder verkauft sie.
Das Unternehmen sagte Reportern, dass die Produktion innerhalb von fünf Jahren beginnen könnte, wobei die richtige Marktdurchdringung weitere fünf Jahre entfernt ist. „Innerhalb eines Jahrzehnts wird dies zu einem weiteren Mainstream werden, den wir erfunden und der Industrie geholfen haben, zu transformieren“, sagte Bu während einer Pressekonferenz.
IBMs Ankündigung enthielt keinen Fertigungspartner für den neuen sub-1-Nanometer-Prozess, obwohl Japans Rapidus derzeitiger Partner bei der Skalierung seiner 2-Nanometer-Technologie ist.
Viele Akteure der Branche arbeiten mit dieser älteren 2-Nanometer-Nanosheet-Architektur. TSMC, Samsung und Intel verwenden alle nanosheet-basierte Designs für ihre aktuellen und kommenden Chip-Generationen, so Huiming Bu, Vizepräsident der Halbleiter-Forschungs- und Entwicklungsabteilung von IBM.
Die KI-Nachfrage hat den Druck auf die Maximierung der Chipdichte erhöht
IBMs Ankündigung wird als der logische technologische nächste Schritt vermarktet, da KI-Workloads die bestehenden Chip-Architekturen an ihre Grenzen bringen. Laut dem Unternehmen Forschungsblog, könnte ein mit dem 7-Ångström-Prozess gebauter KI-Beschleuniger etwa das Siebenfache dessen liefern, was aktuelle Beschleuniger erreichen.
IBM meldete auch eine 40%ige Verbesserung der SRAM-Skalierung mit dem Nanostack-Design, ein Ergebnis, das auf dem VLSI 2026-Symposium vorgestellt wurde. SRAM ist der schnelle On-Chip-Speicher, von dem KI-Inferenz abhängt, und seine Skalierung hatte in den letzten Chip-Generationen stagniert.
Jay Gambetta, Direktor von IBM Research, sagte, dass die Lücke zwischen den 3-Nanometer- und 2-Nanometer-Generationen nur einstellige prozentuale Verbesserungen der SRAM-Dichte hervorbrachte.
Dan Hutcheson, Vizevorsitzender der Analysefirma TechInsights, sagte gegenüber MIT Technology Review die Nanostack-Ansatz „legt weitere zehn, fünfzehn Jahre auf die Roadmap“ für die fortgesetzte Transistorskalierung.
Herausforderungen bleiben bestehen. Cao wies darauf hin, dass das Stapeln von Schichten Herstellungsfehler verstärkt: Wenn eine der Ebenen ausfällt, geht der gesamte Chip verloren. Das Thermalmanagement ist eine weitere Einschränkung, da die Herstellung der oberen Schicht die Verbindungen darunter nicht beschädigen darf. IBMs Methode für die Verarbeitung bei niedrigen Temperaturen ist vertraulich.
Investoren werden IBMs nächsten Gewinnanruf beobachten, um Hinweise auf Lizenzierungsverhandlungen zu finden.
Wenn Sie dies lesen, sind Sie bereits einen Schritt voraus. Bleiben Sie mit unserem Newsletter auf dem Laufenden.
Häufig gestellte Fragen
Was ist die Nanostack-Chiparchitektur von IBM?
Nanostack ist ein dreidimensionales Transistordesign, das Transistoren vertikal stapelt und über zwei verbundene Siliziumwafer versetzt anordnet, wodurch sich die Transistordichte im Vergleich zum 2-Nanometer-Chip von IBM aus dem Jahr 2021 verdoppelt. IBM geht davon aus, dass das Design bis zu 50 % mehr Leistung oder eine um 70 % höhere Energieeffizienz bieten kann.
Wann werden IBMs sub-1 Nanometer-Chips verfügbar sein?
Laut Aussagen der leitenden R&D-Führungskräfte von IBM während einer Pressekonferenz erwartet das Unternehmen, dass die kommerzielle Produktion innerhalb von fünf Jahren beginnen könnte, wobei eine breite Einführung wahrscheinlich innerhalb eines Jahrzehnts erfolgen wird.
Stellt IBM diese Chips selbst her?
Nein. IBM ist eine Forschungsorganisation, die ihre Chip-Technologie an Foundry-Partner lizenziert. Die frühere Nanosheet-Architektur wurde von TSMC, Samsung und Intel übernommen, doch hat IBM noch keinen Fertigungspartner für den Sub-1-Nanometer-Prozess angekündigt.
Hannah Collymore
Hannah ist Autorin und Redakteurin mit fast einem Jahrzehnt Erfahrung im Bloggen und in der Berichterstattung über Events im Krypto-Bereich. Bei Cryptopolitan arbeitet sie an der News-Seite und berichtet sowie analysiert die neuesten Entwicklungen in den Bereichen DeFi, RWA, Krypto-Regulierung, KI und Zukunftstechnologien. Sie hat ihr Studium an der Arcadia University mit einem Abschluss in Betriebswirtschaft abgeschlossen.
