- IBM ha annunciato la prima tecnologia di chip al di sotto del nanometro 1, utilizzando una nuova architettura "nanostack".
- Il progresso è importante per i produttori di chip e gli operatori delle infrastrutture AI che cercano modi per tenere il passo con le crescenti richieste di calcolo.
- La produzione è ancora lontana cinque anni e IBM non ha nominato un partner manifatturiero.
I mercati non hanno ancora aperto, ma gli investitori si stanno già schierando per agire sull'azione di IBM (NYSE: IBM) poiché il gigante tecnologico ha rivelato quella che definisce la prima tecnologia di chip a superare la barriera tecnologica del 1 nanometro.
La notizia ha fatto salire le azioni di IBM di quasi 4% nel trading pre-mercato, un necessario colpo di grazia per un titolo che era sceso di circa l'11% da inizio anno.
Rappresenta anche un importante colpo per IBM poiché la corsa ai semiconduttori si sposta sulla corsia della Legge di Moore in risposta al metodo tradizionale di riduzione dei transistor che si scontra con il proverbiale muro.
Secondo l'azienda, il suo nuovo chip ha raddoppiato la densità di transistor raggiunta con il suo prototipo del 2021 da 2 nanometri, inserendo circa 100 miliardi di transistor su un nodo da 0,7 nanometri (o 7 angstrom) delle dimensioni di un'unghia. IBM prevede anche che il chip del 2026 supererà il design precedente fino al 50% nelle prestazioni di calcolo e del 70% nell'efficienza energetica.
Perché il chip sub-1 nanometro di IBM è così importante?
Per chiarire la confusione, il nodo da 0,7 nanometri di IBM non si riferisce alle dimensioni fisiche del chip. In effetti, i nomi dei nodi non corrispondono più alle misurazioni reali da decenni. Ciò che IBM afferma è che il suo nuovo chip può fare ciò che un chip teorico a quella scala può fare.
IBM ha introdotto il layout del transistor
nanostack
, come trampolino di lancio per superare la barriera sub-1 nanometro. Invece di disporre i transistor in un singolo piano orizzontale, il design li impila verticalmente su due wafer di silicio accoppiati in uno schema sfalsato.
Secondo la descrizione del MIT Technology Review, ogni transistor utilizza tre fogli di silicio, spessi circa 15 atomi e disposti con uno spazio di 9 nanometri tra di loro. TSMCQing Cao, professore di scienza dei materiali all'Università dell'Illinois a Urbana-Champaign, ha usato la parola
trasformativa
, in reazione a come IBM ha dimostrato i transistor impilati su un wafer di produzione di grado completo.
Cao ha anche notato che né Intel, Samsung,
, né il laboratorio di ricerca belga Imec erano arrivati a un'arrangiamento sfalsato prima che IBM lo provasse. È notevole che sia più facile far passare i cavi attraverso questo stack rispetto a quelli in cui lo strato superiore si trova direttamente sopra quello inferiore.
Quando IBM inizierà a vendere il suo nuovo chip?
IBM licenzia la sua tecnologia di processo ai partner di foundry. Non produce o vende direttamente chip commerciali.
L'azienda ha dichiarato ai giornalisti che la produzione potrebbe iniziare entro cinque anni, con una corretta proliferazione sul mercato tra altri cinque anni. Entro un decennio, questo diventerà un altro mainstream che abbiamo inventato e aiutato l'industria a trasformare, ha detto Bu durante una conferenza stampa.
L'annuncio di IBM non includeva un partner di produzione per il nuovo processo sub-1-nanometro, sebbene il giapponese Rapidus sia il suo attuale partner per la scalatura della sua tecnologia da 2 nanometri.
Molti attori del settore stanno utilizzando quella più vecchia architettura nanosheet da 2 nanometri. TSMC, Samsung e Intel utilizzano tutti design basati su nanosheet per le loro generazioni di chip attuali e in arrivo, secondo Huiming Bu, vicepresidente della divisione R&D sui semiconduttori di IBM.
La domanda di AI ha messo sotto pressione la massimizzazione della densità dei chip L'annuncio di IBM viene presentato come il logico passo tecnologico in avanti poiché i carichi di lavoro AI spingono le architetture di chip esistenti ai loro limiti. Secondo il blog di ricerca dell'azienda , un acceleratore AI costruito con il processo da 7 angstrom potrebbe fornire circa sette volte ciò che gli acceleratori attuali raggiungono.
IBM ha anche riportato un miglioramento del 40% nella scalatura della SRAM con il design nanostack, un risultato presentato al simposio VLSI 2026. La SRAM è la memoria on-chip veloce su cui si basa l'inferenza AI, e la sua scalatura si era bloccata nelle recenti generazioni di chip.
Jay Gambetta, direttore di IBM Research, ha detto che il divario tra le generazioni da 3 nanometri e 2 nanometri ha prodotto solo miglioramenti a due cifre nella densità della SRAM.
I cervelli più intelligenti del crypto leggono già la nostra newsletter. Vuoi unirti a loro? Unisciti a loro.
Domande frequenti
Cos'è l'architettura del chip nanostack di IBM?
Nanostack è un design a transistor tridimensionale che impila verticalmente e sfalsa i transistor su due wafer di silicio incollati, raddoppiando la densità dei transistor rispetto al chip da 2 nanometri di IBM del 2021. IBM prevede che il design possa offrire fino al 50% in più di prestazioni o il 70% in più di efficienza energetica.
Quando saranno disponibili i chip sub-1 nanometri di IBM?
Secondo dichiarazioni della direzione della ricerca e sviluppo sui semiconduttori di IBM durante una conferenza stampa, si prevede che la produzione commerciale potrebbe iniziare entro cinque anni, con un'adozione diffusa probabile entro un decennio.
IBM produce questi chip da sé?
No. IBM è un’organizzazione di ricerca che liczia la propria tecnologia dei chip ai partner di foundry. La sua precedente architettura nanosheet è stata adottata da TSMC, Samsung e Intel, ma IBM non ha ancora annunciato un partner per la produzione del processo sub-1-nanometro.
Hannah Collymore
Hannah è una scrittrice e redattrice con quasi un decennio di esperienza nella scrittura di blog e nella copertura di eventi nel settore delle criptovalute. Presso Cryptopolitan, Hannah contribuisce alla pagina delle notizie, riportando e analizzando gli ultimi sviluppi nei settori DeFi, RWA, regolamentazione crypto, intelligenza artificiale e tecnologie emergenti. Si è laureata all'Arcadia University con una laurea in Amministrazione Aziendale.
