Pourquoi le cours d'IBM s'envole-t-il avant l'ouverture du marché ?

Les marchés n'ont pas encore ouvert, mais les investisseurs font déjà la queue pour investir dans l'action IBM (NYSE : IBM), alors que le géant technologique a dévoilé ce qu'il appelle la première technologie de puce à passer sous la barrière technologique du nanomètre. 

Cette nouvelle a fait grimper le cours de l'action IBM de près de 4 % lors des échanges avant l'ouverture du marché, un coup de pouce bienvenu pour un titre qui avait chuté d'environ 11 % depuis le début de l'année. 

Cela représente également un coup de maître pour IBM, car la course aux semi-conducteurs bascule vers la loi de Moore en réponse à la méthode traditionnelle de miniaturisation des transistors qui se heurte à un mur.

Selon l'entreprise, sa nouvelle puce double la densité de transistors obtenue avec son prototype 2 nanomètres de 2021, intégrant environ 100 milliards de transistors sur une puce de 0,7 nanomètre (soit 7 angströms), de la taille d'un ongle. IBM prévoit également que la puce de 2026 offrira des performances de calcul supérieures de 50 % et une efficacité énergétique supérieure de 70 % à la précédente.

Pourquoi la puce d'IBM gravée en moins d'un nanomètre est-elle si importante ? 

Pour éviter toute confusion, le terme « nœud 0,7 nanomètre » employé par IBM ne fait pas référence aux dimensions physiques de la puce. En réalité, la dénomination des nœuds ne correspond plus à des mesures réelles depuis des décennies. IBM affirme simplement que sa nouvelle puce offre les mêmes performances qu'une puce théorique à cette échelle.

IBM a introduit la disposition des transistors « nanostack » comme tremplin pour franchir la barrière du nanomètre. Au lieu d'agencer les transistors sur un seul plan horizontal, cette conception les empile verticalement sur deux plaquettes de silicium collées, selon un motif décalé. 

Selon la description de la MIT Technology Review, chaque transistor utilise trois feuilles de silicium, d'une épaisseur d'environ 15 atomes, espacées de 9 nanomètres.

Qing Cao, professeur de science des matériaux à l'Université de l'Illinois à Urbana-Champaign, a utilisé le mot « transformatif » en réaction à la manière dont IBM a démontré l'empilement de transistors sur une plaquette de qualité industrielle. 

Cao a également souligné qu'aucun d'entre eux, ni Intel, ni Samsung, ni TSMC, ni le laboratoire de recherche belge Imec, n'avaient opté pour cette configuration décalée avant IBM. Il est notamment plus facile d'y faire passer des câbles que dans une structure où la couche supérieure est directement superposée à la couche inférieure.

Quand IBM commencera-t-il à vendre sa nouvelle puce ? 

IBM concède sous licence sa technologie de fabrication à des partenaires fondeurs. Elle ne fabrique ni ne vend directement de puces commerciales. 

L'entreprise a indiqué aux journalistes que la production pourrait débuter d'ici cinq ans, et que la commercialisation à grande échelle ne devrait pas intervenir avant cinq ans supplémentaires. « D'ici une décennie, ce produit deviendra un autre produit phare que nous aurons inventé et qui contribuera à transformer l'industrie », a déclaré M. Bu lors d'une conférence de presse.

L'annonce d'IBM ne mentionnait pas de partenaire de fabrication pour le nouveau procédé inférieur à 1 nanomètre, bien que Rapidus, une entreprise japonaise, soit son partenaire actuel pour la mise à l'échelle de sa technologie à 2 nanomètres.

De nombreux acteurs du secteur utilisent encore l'ancienne architecture en feuillets nanométriques de 2 nanomètres. TSMC, Samsung et Intel utilisent tous des conceptions basées sur des feuillets nanométriques pour leurs générations de puces actuelles et futures, selon Huiming Bu, vice-dent de la division R&D des semi-conducteurs d'IBM.

La demande en IA a mis en évidence la nécessité de maximiser la densité des puces 

L'annonce d'IBM est présentée comme une évolution technologique logique, les charges de travail liées à l'IA poussant les architectures de puces existantes à leurs limites. Selon le blog de recherche, un accélérateur d'IA construit avec le procédé 7 angströms pourrait offrir des performances environ sept fois supérieures à celles des accélérateurs actuels.

IBM a également fait état d'une amélioration de 40 % de la miniaturisation des SRAM grâce à la conception nanostack, un résultat présenté au symposium VLSI 2026. La SRAM est la mémoire embarquée rapide dont dépend l'inférence de l'IA, et sa miniaturisation avait stagné lors des dernières générations de puces. 

Jay Gambetta, directeur de la recherche chez IBM, a déclaré que l'écart entre les générations 3 nanomètres et 2 nanomètres n'avait produit que des améliorations de quelques pourcents en pourcentage dans la densité de la SRAM.

Dan Hutcheson, vice-président du cabinet d'analyse TechInsights, a déclaré à MIT Technology Review que l'approche nanostack « repousse de dix à quinze ans la poursuite de la miniaturisation des transistors ».

Des défis subsistent. Cao a souligné que l'empilement des couches amplifie les défauts de fabrication : si l'une des couches tombe en panne, la puce entière est perdue. La gestion thermique constitue une autre contrainte, car la fabrication de la couche supérieure ne doit pas endommager les connexions sous-jacentes. IBM a gardédentsa méthode de traitement à basse température.

Les investisseurs suivront de près la prochaine conférence téléphonique sur les résultats d'IBM afin de déceler tout signe de discussions concernant les licences.