- IBM a annoncé la première technologie de puce inférieure à 1 nanomètre, utilisant une nouvelle architecture « nanostack ».
- Cette percée est cruciale pour les fabricants de puces et les opérateurs d'infrastructure IA cherchant des moyens de suivre l'augmentation des besoins en calcul.
- La production n'est prévue que dans cinq ans, et IBM n'a pas encore nommé de partenaire de fabrication.
Les marchés n'ont pas encore ouvert, mais les investisseurs se préparent déjà à agir sur l'action IBM (NYSE: IBM) alors que le géant de la technologie a révélé ce qu'il appelle la première technologie de puce à franchir la barrière technologique du 1 nanomètre.
La nouvelle a fait monter les actions d'IBM de près de 4% en pré-marché, un coup de fouet nécessaire pour une action qui avait chuté d'environ 11 % depuis le début de l'année.
Cela représente également un gros coup pour IBM alors que la course aux semi-conducteurs se déplace vers la voie de la loi de Moore en réponse à la méthode traditionnelle de réduction des transistors qui se heurte au mur proverbial.
Selon la firme, sa nouvelle puce a doublé la densité de transistors qu'elle avait atteinte avec son prototype 2 nanomètres de 2021, ajustant environ 100 milliards de transistors sur un nœud de 0,7 nanomètre (ou 7 angströms) de la taille d'un ongle. IBM prévoit également que la puce de 2026 surpassera la conception précédente jusqu'à 50 % en performance de calcul et 70 % en efficacité énergétique.
Pourquoi la puce sub-1 nanomètre d'IBM est-elle si importante ?
Pour dissiper la confusion, le nœud de 0,7 nanomètre d'IBM ne fait pas référence aux dimensions physiques de la puce. En fait, les noms de nœuds ne correspondent plus aux mesures réelles depuis des décennies. Ce qu'IBM affirme, c'est que sa nouvelle puce peut faire ce qu'une puce théorique à cette échelle pourrait faire.
IBM a introduit la disposition de transistor « nanostack » comme tremplin pour franchir la barrière sub-1 nanomètre. Au lieu d'arranger les transistors dans un seul plan horizontal, la conception les empile verticalement sur deux wafers de silicium liés dans un motif en escalier.
Selon la description du MIT Technology Review, chaque transistor utilise trois feuilles de silicium, mesurant environ 15 atomes d'épaisseur et disposées avec 9 nanomètres d'espace entre elles.
Qing Cao, professeur de science des matériaux à l'Université de l'Illinois à Urbana-Champaign, a utilisé le mot « transformateur » en réaction à la façon dont IBM a démontré des transistors empilés sur un wafer de pleine production.
Cao a également noté qu'aucun d'Intel, Samsung, TSMC, et le laboratoire de recherche belge Imec n'avait abouti à l'arrangement en escalier avant qu'IBM ne l'essaie. Notamment, il est plus facile de faire passer les fils à travers cette pile par rapport à celles où la couche supérieure est directement au-dessus de la couche inférieure.
Quand IBM commencera-t-il à vendre sa nouvelle puce ?
IBM licence sa technologie de processus auprès de partenaires de fonderie. Il ne fabrique ni ne vend directement des puces commerciales.
L'entreprise a déclaré aux journalistes que la production pourrait commencer dans les cinq ans, avec une prolifération de marché appropriée dans cinq autres années. « Dans une décennie, cela deviendra une autre norme que nous avons inventée et aidé l'industrie à transformer », a déclaré Bu lors d'une conférence de presse.
L'annonce d'IBM n'incluait pas de partenaire de fabrication pour le nouveau processus sub-1 nanomètre, bien que le japonais Rapidus soit son partenaire actuel pour l'échelle de sa technologie 2 nanomètres.
De nombreux acteurs de l'industrie fonctionnent sur cette architecture nanosheet 2 nanomètres plus ancienne. TSMC, Samsung et Intel utilisent tous des conceptions basées sur des nanosheets pour leurs générations de puces actuelles et à venir, selon Huiming Bu, vice-président de la R&D semi-conducteurs d'IBM.
La demande d'IA met la pression sur la maximisation de la densité des puces
L'annonce d'IBM est présentée comme l'étape technologique logique suivante alors que les charges de travail de l'IA poussent les architectures de puces existantes à leurs limites. Selon le blog de recherched'IBM, un accélérateur IA construit avec le processus 7 angströms pourrait fournir environ sept fois ce que les accélérateurs actuels atteignent.
IBM a également signalé une amélioration de 40 % de l'échelle SRAM avec la conception nanostack, un résultat présenté au symposium VLSI 2026. La SRAM est la mémoire rapide sur puce dont dépend l'inférence IA, et son échelle s'était arrêtée dans les générations de puces récentes.
Jay Gambetta, directeur de la recherche IBM, a déclaré que l'écart entre les générations 3 nanomètres et 2 nanomètres n'a produit que des améliorations à deux chiffres en densité SRAM.
Dan Hutcheson, vice-président de la firme d'analyse TechInsights, a déclaré à MIT Technology Review que l'approche nanostack « ajoute encore dix, quinze ans sur la feuille de route » pour la poursuite de l'échelle des transistors.
Des défis subsistent. Cao a souligné que l'empilement de couches aggrave les défauts de fabrication : si l'une des deux couches échoue, la puce entière est perdue. La gestion thermique est une autre contrainte, car la fabrication de la couche supérieure ne doit pas endommager les connexions en dessous. IBM a gardé sa méthode de traitement à basse température confidentielle.
Les investisseurs surveilleront le prochain appel de résultats d'IBM pour toute indication de discussions de licence.
Si vous lisez ceci, vous êtes déjà en avance. Restez ainsi grâce à notre newsletter.
FAQ
Quelle est l'architecture de puce nanostack d'IBM ?
Le nanostack est un design de transistor tridimensionnel qui empile et décale verticalement les transistors sur deux plaques de silicium collées, doublant la densité des transistors par rapport à la puce 2 nanomètres d'IBM de 2021. IBM prévoit que ce design peut offrir jusqu'à 50 % de performances supplémentaires ou une efficacité énergétique améliorée de 70 %.
Quand les puces sub-1 nanomètres d'IBM seront-elles disponibles ?
Selon des déclarations de la direction de la R&D en semi-conducteurs d'IBM lors d'une conférence de presse, la production commerciale pourrait commencer dans les cinq ans, avec une adoption généralisée probable dans la décennie.
IBM fabrique-t-elle elle-même ces puces ?
Non. IBM est une organisation de recherche qui licence sa technologie de puces à des partenaires de fonderie. Son architecture nanosheet antérieure a été adoptée par TSMC, Samsung et Intel, mais IBM n'a pas encore annoncé de partenaire de fabrication pour le processus sub-1 nanomètre.
Hannah Collymore
Hannah est rédactrice et éditrice avec près de dix ans d'expérience dans la rédaction de blogs et le reporting d'événements dans l'espace crypto. Chez Cryptopolitan, Hannah contribue à la page actualités, en rapportant et en analysant les derniers développements dans les secteurs de la DeFi, des RWA, de la régulation des crypto-monnaies, de l'IA et des technologies de pointe. Elle est diplômée de l'Université Arcadia avec un diplôme en administration des affaires.
