- A IBM anunciou a primeira tecnologia de chip abaixo de 1 nanômetro, utilizando uma nova arquitetura chamada "nanostack".
- O avanço é importante para fabricantes de chips e operadores de infraestrutura de IA que buscam maneiras de acompanhar as crescentes demandas de computação.
- A produção ainda está a cinco anos de distância, e a IBM não divulgou o nome do parceiro de fabricação.
Os mercados ainda não abriram, mas os investidores já estão se alinhando para aproveitar a ação na ação da IBM (NYSE: IBM) enquanto o gigante da tecnologia revelou o que chama de primeira tecnologia de chip a ultrapassar a barreira tecnológica de 1 nanômetro.
A notícia enviou as ações da IBM para cima quase 4% no pré-mercado, um tiro necessário no braço para uma ação que havia caído cerca de 11% no ano até o momento.
Também representa um grande golpe para a IBM à medida que a corrida dos semicondutores muda para a via da Lei de Moore em resposta ao método tradicional de encolher transistores, que está batendo na parede proverbial.
De acordo com a empresa, seu novo chip dobrou a densidade de transistores que alcançou com seu protótipo de 2 nanômetros de 2021, acomodando aproximadamente 100 bilhões de transistores em um nó de 0,7 nanômetros (ou 7 angstroms) do tamanho de uma unha. A IBM também projeta que o chip de 2026 superará o design anterior em até 50% no desempenho de computação e 70% na eficiência energética.
Por que o chip sub-1 nanômetro da IBM é um grande negócio?
Para esclarecer a confusão, o nó de 0,7 nanômetros da IBM não se refere às dimensões físicas do chip. Na verdade, os nomes dos nós deixaram de corresponder a medições reais há décadas. O que a IBM afirma é que seu novo chip pode fazer o que um chip teórico naquela escala pode.
A IBM introduziu o layout de transistor “nanostack” como a mola propulsora que usou para escalar a barreira sub-1 nanômetro. Em vez de organizar os transistores em um único plano horizontal, o design os empilha verticalmente em duas pastilhas de silício unidas em um padrão escalonado.
Da forma como o MIT Technology Review descreveu, cada transistor usa três folhas de silício, com cerca de 15 átomos de espessura e organizadas com 9 nanômetros de espaço entre elas.
Qing Cao, professor de ciência dos materiais na Universidade de Illinois em Urbana-Champaign, usou a palavra “transformadora” em reação à forma como a IBM demonstrou transistores empilhados em uma pastilha de grau de produção completa.
Cao também observou que nenhuma da Intel, Samsung, TSMC, e do laboratório de pesquisa belga Imec havia chegado ao arranjo escalonado antes da IBM tentar. Notavelmente, é mais fácil passar fios por essa pilha em comparação com aquelas em que a camada superior fica diretamente acima da inferior.
Quando a IBM começará a vender seu novo chip?
A IBM licencia sua tecnologia de processo para parceiros de fundição. Ela não fabrica ou vende chips comerciais diretamente.
A empresa disse aos repórteres que a produção pode começar dentro de cinco anos, com a proliferação adequada do mercado mais cinco anos. “Dentro de uma década, isso se tornará outra tendência mainstream que inventamos e ajudamos a indústria a transformar”, disse Bu durante uma coletiva de imprensa.
O anúncio da IBM não incluiu um parceiro de fabricação para o novo processo sub-1 nanômetro, embora a japonesa Rapidus seja sua parceira atual na escalonamento de sua tecnologia de 2 nanômetros.
Muitos players da indústria estão operando nessa arquitetura de nanofolha de 2 nanômetros mais antiga. A TSMC, a Samsung e a Intel usam designs baseados em nanofolha para suas gerações atuais e futuras de chips, de acordo com Huiming Bu, vice-presidente da divisão de P&D de semicondutores da IBM.
A demanda por IA colocou pressão para maximizar a densidade dos chips
O anúncio da IBM está sendo apresentado como o passo tecnológico lógico à frente, à medida que as cargas de trabalho de IA empurram as arquiteturas de chips existentes até seus limites. De acordo com o blog de pesquisada empresa, um acelerador de IA construído com o processo de 7 angstroms poderia entregar cerca de sete vezes o que os aceleradores atuais alcançam.
A IBM também relatou uma melhoria de 40% na escalonamento de SRAM com o design nanostack, um resultado apresentado no simpósio VLSI 2026. A SRAM é a memória rápida on-chip da qual a inferência de IA depende, e seu escalonamento havia estagnado nas gerações recentes de chips.
Jay Gambetta, diretor da IBM Research, afirmou que a lacuna entre as gerações de 3 nanômetros e 2 nanômetros gerou apenas melhorias de dígito único na densidade da SRAM.
Dan Hutcheson, vice-presidente da empresa de análise TechInsights, disse à MIT Technology Review que a abordagem da nanostack “adiciona mais dez ou quinze anos ao roteiro” para a continuação da miniaturização dos transistores.
Os desafios permanecem. Cao apontou que o empilhamento de camadas agrava os defeitos de fabricação: se uma das camadas falhar, todo o chip é perdido. O gerenciamento térmico é outra restrição, já que a fabricação da camada superior não pode danificar as conexões abaixo dela. A IBM manteu em sigilo seu método de processamento em baixa temperatura.
Os investidores ficarão de olho na próxima chamada de resultados da IBM para qualquer indicação de discussões de licenciamento.
Se você está lendo isso, já está à frente. Mantenha-se assim com nosso boletim informativo.
Perguntas Frequentes
O que é a arquitetura de chip nanostack da IBM?
O nanostack é um projeto de transistor tridimensional que empilha e escalona transistores verticalmente em duas pastilhas de silício unidas, dobrando a densidade de transistores em comparação com o chip de 2 nanômetros da IBM de 2021. A IBM projeta que o design pode oferecer até 50% mais desempenho ou 70% maior eficiência energética.
Quando os chips sub-1 nanômetro da IBM estarão disponíveis?
A IBM espera que a produção comercial possa começar dentro de cinco anos, com adoção generalizada provável dentro de uma década, de acordo com declarações da liderança de P&D de semicondutores da IBM durante uma coletiva de imprensa.
A IBM fabrica esses chips sozinha?
Não. A IBM é uma organização de pesquisa que licencia sua tecnologia de chips para parceiros de fundição. Sua arquitetura anterior de nanofolhas foi adotada pela TSMC, Samsung e Intel, mas a IBM ainda não anunciou um parceiro de fabricação para o processo sub-1-nanômetro.
Hannah Collymore
Hannah é escritora e editora com quase uma década de experiência em redação de blogs e cobertura de eventos no espaço cripto. Na Cryptopolitan, Hannah contribui para a página de notícias, relatando e analisando os últimos desenvolvimentos nos setores DeFi, RWA, regulação cripto, IA e tecnologias de fronteira. Ela se formou na Universidade Arcadia com graduação em Administração de Empresas.
