中国の科学者たち、AIデバイス用より高速なマイクロチップ作成のために新技術を採用

中国の科学者たちは、高速でよりエネルギー効率的なマイクロチップの作成に役立つとされる新しい超薄型半導体材料を開発しました。これらのチップは、デバイス上の人工知能アプリケーションのパワーを供給します。

この新しい半導体材料は厚さわずか0.7ナノメートルです。製造方法は、南華早報によるreportによると、中国科学院の張広宇氏と北京大学の劉開恵氏率いるチームによって開発されました。新しいチップは、デバイス上の人工知能アプリケーションのパワー向上が期待されています。

中国の科学者たちは、AIチップのためにシリコンに代わって2D材料を使用しました

研究者たちは、従来のシリコンチップのサイズ縮小における大きな障壁に対処しました。電子機器のサイズが縮小するにつれて、従来の計算チップは性能に影響を与える物理的な限界に達しています。 

関連記事: バイデン氏、仮想半導体モデリングハブに資金提供

中国の科学者たちは、従来のシリコンの代替として、二次元遷移金属ジカルコゲナイド（TMDs）に取り組みました。材料の厚さの違いは非常に大きく、TMDは0.7ナノメートルであるのに対し、シリコンは5〜10ナノメートルです。

追加的な利点として、TMDベースのチップは消費電力が少なく、電子輸送特性がシリコンよりも優れています。これにより、次世代の光電子および電子チップ用の極端に縮小されたトランジスタにとってより良い選択となります。

不純な結晶は、原子が基板上に層状に積み上げられる伝統的な製造プロセス中にしばしば生成されます。理解を深めるために、カイフイ氏は通信社新華社の取材に対し、このプロセスはレンガで壁を築くことと同じだと説明しました。彼はこう述べました。

「これは、結晶成長における原子配列の制御不能性と、不純物や欠陥の蓄積によるものです。」

爪の大きさのチップがより高い計算能力を持つ

チームは、従来のプロセスと同様に、基板上に最初の原子層を配置しました。異なる点は、その後の原子を結晶の第一層と基板の間に配置することでした。

この新しい技術は「界面成長」と呼ばれ、各結晶層の構造特性がその下の基板によって完全に決定されることを保証します。これにより、一点での欠陥の蓄積を防ぎ、構造の精度を向上させることができます。

関連記事: 米国とEUは半導体製造における代替材料の探索にAIを活用

北京大学のウェブサイトによると、この研究では1分間に50層の結晶層形成率を達成しました。この技術により、最大15,000層の作成が可能でした。

大学によると、各層の原子配列は精密に管理され、互いに完全に平行になっています。作成された結晶は、二硫化モリブデン、二硫化ニオブなど、国際基準に準拠した材料で構成されていました。研究者らは、これらの材料すべてが集積回路材料のグローバル基準に準拠していると述べています。

劉氏によると、これらの2次元結晶は、トランジスタ用に他の材料と組み合わせて使用することで、チップの集積度を向上させる能力を持っています。爪の大きさのマイクロチップ上で、トランジスタの密度を大幅に増加させ、計算能力を高めることができます。